SoCCanvasDemo – Season 1 Closing
지난 4월부터 매주 목요일,
🧭 How to design SoC with SoC Canvas 시리즈를 통해 여러분을 찾아뵈며
SoC Canvas를 사용한 설계 흐름을 순차적으로 소개해 드렸는데요,
오늘은 10번째 해시태그ThursdayUpload 로
Season 1 마무리 인사를 드리게 되었습니다.
Season 1에서는,
“설계를 코드가 아닌 구조와 데이터로 관리한다”
는 SoC Canvas의 기본 철학을 중심으로 소개해 드렸습니다.
Clock, Constraint, Power는 각각 다른 결과물처럼 보이지만,
실제로는 하나의 설계 데이터로 연결되어 있습니다.
SoC Canvas는 이러한 연결성을 유지하면서
설계 변경 사항이 전체 결과물에 일관되게 반영될 수 있도록 지원합니다.
그동안 관심을 가져주시고
댓글과 DM으로 피드백을 보내주신 모든 분들께 감사드립니다.💝
아직 소개해 드리지 못한 DFT 와 Integration 영역,
그리고 앞으로 추가될 AI Agent와 PPA Analysis 등
새로운 기능들도 Season 2를 통해 계속해서 공유드릴 예정입니다.
🎥 지금까지 공유해드린 내용을 한 자리에 모았습니다.
SoCCanvasDemo – Season 1 Closing
Since last April, every Thursday,
we have been visiting you through the🧭 “How to design SoC with SoC Canvas” series,
walking you through the SoC Canvas design flow step by step.
Today marks our 10th #ThursdayUpload
and the closing of Season 1.
In Season 1,
we focused on introducing the fundamental philosophy of SoC Canvas:
“managing design through structure and data, not code.”
Clock, Constraint, and Power may appear to be separate outputs,
but in practice, they are all connected through a single design dataset.
SoC Canvas maintains that connectivity,
ensuring that any design change is reflected consistently across all outputs.
Thank you to everyone who followed along,
and to those who shared feedback through comments and DMs. 💝
DFT and Integration, areas we haven’t yet covered, along with upcoming features
like AI Agent and PPA Analysis, will all be part of Season 2. See you then.
0. Introduction
1. Hard IP Modeling
2. Clock Diagram
3. Clock Frequency Setting
4. Clock Gating Structure
5. Constraint Generation (SDC)
6. Power Structure Modeling
7. Power Control Sequence
8. UPF Integration