다들 무탈하신가요?
이래도 되는 건지 걱정이 되는 날씨입니다.😵💫
건강에 유의하시고, 조금만 더 힘내시기를 응원하며
8월의 첫주, 입추에 찾아온 🎙️ 잇다반도체와 함께하는 반도체 동향,
2026년 8월 이야기를 시작합니다. 🎺🚀
🎙️잇다반도체와 함께 하는 반도체 동향 by 이지환 팀장
날마다 수많은 AI 관련 뉴스가 쏟아져 나옵니다. 이를 보고 있자면 세상의 많은 일이 언젠가 AI에 의해 자동화될 것 같고, 반도체 설계도 예외는 아닐 거라는 생각이 듭니다. 실제로 얼마나 가까이 왔을까요?
반도체 설계 데이터도 이론적으로는 텍스트로 환원될 수 있습니다. 스펙 문서, 베릴로그, 다이어그램, 수많은 엑셀들… 모두 AI가 다룰 수 있는 정보입니다. 하지만 그 이면에는 다차원 시스템 정보와 물리적 특성에 대한 맥락이 숨겨져 있습니다.
현재 LLM은 모바일이나 AI 가속기 수준의 컨텍스트 복잡도를 한 번에 다룰 수 없습니다. 다차원 시스템과 물리적 특성을 co-optimize하려면 도메인 전문 지식과 적절한 컨텍스트 오프로딩이 필요합니다.
또한 반도체 설계에는 ‘거의 맞았다’는 개념이 없습니다. RTL 한 줄의 논리 오류가 칩 전체를 무용지물로 만들 수 있고, 양산 이후 발견되면 재설계에 수개월과 수백만 달러가 듭니다. 그래서 sign-off 단계는 확률적 추론이 아니라 결정론적 전수 검증을 요구합니다.
그럼에도 한계를 뚫고자 하는 시도는 이미 실제 프로젝트 단위로 진행되고 있습니다. NVIDIA Nemotron 3, Moonshot KIMI K3 같은 반도체 설계 특화 모델은 RTL 설계·디버깅 정확도를 입증하고 있고, 인텔은 스타트업에 CPU RTL까지 라이선싱하며 설계 생태계 자체를 개방하고 있습니다.
파운드리 단에서도 변화가 시작됐습니다. 라피더스는 케이던스의 에이전틱 AI를 자사 설계 플랫폼에 직접 통합했습니다.
주목할 점은, 이 사례들이 ‘완전 자동화’가 아니라 특정 병목 구간(RTL 반복, IP 재사용, 후반부 최적화)을 좁게 겨냥하고 있다는 겁니다. AI가 인간 엔지니어를 대체한다기보다, 지금까지 사람이 반복적으로 소모하던 구간을 먼저 흡수하고 있는 모습에 가깝습니다.
AI를 통한 반도체 설계 경쟁은 점점 심화되고 있습니다. 모든 기술이 그렇듯 수많은 방법론이 제시되고 사라질 것입니다. 이 좁은 병목들이 하나씩 풀려나갈 때, 반도체 설계는 결국 어떤 모습으로 재편될까요?
Is everyone holding up okay?
The weather has us all wondering if this is really allowed. 😵💫
Please take care of your health, and let’s cheer each other on to push through a little more.
In the first week of August, arriving right at the start of autumn on the lunar calendar, 🎙️ Semiconductor Trends with ITDA Semiconductor is back with our story for August 2026. 🎺🚀
🎙️ Semiconductor Trends with ITDA, by Team Lead Lee Ji hwan
Every day brings a flood of AI related news. Watching it all, it feels like most things in the world will eventually be automated by AI, and semiconductor design will likely be no exception. But how close are we, really?
In theory, semiconductor design data can be reduced to text. Spec documents, Verilog, diagrams, countless spreadsheets… all of it is information AI can work with. But behind that text lies context involving multidimensional system information and physical characteristics.
Current LLMs can’t handle the full context complexity of something like a mobile chip or an AI accelerator in one pass. Co optimizing multidimensional systems together with physical characteristics requires domain expertise and proper context offloading.
There’s also no concept of “almost right” in semiconductor design. A single logic error in one line of RTL can render an entire chip useless, and if it’s caught after mass production, the redesign costs months and millions of dollars. That’s why the sign off stage demands deterministic, exhaustive verification, not probabilistic reasoning.
Even so, attempts to push past these limits are already underway at the level of real projects. Semiconductor design specific models like NVIDIA Nemotron 3 and Moonshot KIMI K3 are demonstrating accuracy in RTL design and debugging, and Intel is opening up its design ecosystem by licensing CPU RTL directly to startups.
Change is starting at the foundry level too. Rapidus has integrated Cadence’s agentic AI directly into its own design platform.
What stands out is that these cases aren’t aiming for “full automation.” They’re narrowly targeting specific bottlenecks, RTL iteration, IP reuse, and backend optimization. Rather than replacing human engineers, AI looks more like it’s first absorbing the repetitive work that people have long had to grind through.
Competition in AI driven semiconductor design keeps intensifying. As with any technology, countless methodologies will be proposed, and most will fade away. As these narrow bottlenecks get solved one by one, what shape will semiconductor design ultimately take?
